
HM53462シリース

半1500

65,536-word×4-bit Multi Port CMOS Dynamic RAM (with Logic operation mode)

HM53462 は、64k ワード× 4 ビットダイナミック RAM ポートおよび 256ワード×4ビットシリアルアクセスメモリ (SAM) ポートを搭載し た 262、144 ビットマルチポートメモリです。 SAMポートは 256ワード× 4ピットシリアルリード/ライトアクセスコントロールゲートを通して、 1,024ビットデータレンスタと接続しています。リードデータ転送サイク ルでは、メモリセルデータはRAMポートの選択ワード線からデータレジ スタに転送されます。ライトデータ転送サイクルでは、シリアルデータ レジスタからメモルセルにデータが転送され、また、シリアル入出力ビ ン (SI/O) を入力モートにします。さらに擬似データ転送サイクルでは、 SI/Oを入力モードにし、RAM-SAM間のデータ転送は行いません。 RAMポートは従来の動作モードに加え、新しくライトマスク機能を適用 し、4つのデータビットから任意に霄込みビットが指定可能となりまし た。また、RAMボートには論理演算モードを追加しました。これにより、 従来 3 ステップ (Read, Logic operation、Write) 必要だったメモリセル テータと外部テータの論理演算を1ステップで行うことが可能となりま

また、 2μm CMOS プロセス技術の採用により、高速シリアルアクセ ス動作、低消費電流が実現しました。入力および出力はクロックを含め てすべてTTLとコンパチブルです。



■特 長

- ●マルチポート構成です。
- RAM:64kワード×4ビット SAM: 2567- F × 4 E 7 F
- ●400mil 24ピンプラスチックDIPおよび24ピンプラスチ ックZIP
- 2層ポリシリコン/ポリサイドn-ウェル CMOSプロセ
- 5 V 単一電源 (±10%)
- ●低消費電力 動作時 RAM: 380mW(max.) SAM: 220mW(max.)
- スタンパイ時 40mW(max.) ●アクセス時間 RAM: 100ns/120ns/150ns
- SAM: 40ns/ 40ns/ 60ns ●サイクル時間
- ランダムリード / ライトサイクル時間 (RAM) 190ns/220ns/250ns シリアルリード / ライトサイクル時間 (SAM)
- 40ns/ 40ns/ 60ns
- ●入出力はTTLとコンパチブルです。
- ●リフレッシュ形式 256リフレッシュサイクル/4ms ●リフレッシュ機能 RAS only refresh
 - CAS before RAS refresh Hidden refresh
- ●テータ転送動作(RAMISAM) ●高速シリアルアクセス動作はRAMポートと非同期です。 (データ転送サイクルを除く。)
- ●リアルタイムリード転送が可能です。

250

鷹ピン配置

- HM53462Pシリーズ
- 1 04 2 1 1/03 24 V_{SS} SC 1 23 \$1/0. SI/O₁ 2 22 51/0, S1/0, 3 DT/OE 4 21 SOE 11 1/01 1 02 12 13 WE 15 A6 17 A4 19 A7 19 A7 11 1/01 19 A7 11 1/01 11 1/01 12 13 WE 15 A6 17 A4 19 A7 21 A2 23 A0 20 1/0, 1/0, 5 19 1/0, 1/0, 6 18 CAS WE 7 17 Ao RAS 8
 - 16 A 15 A2 (底面閉) 14 As

● HM53462ZPシリーズ

As 9

As 10

٨. 11

Vcc 12

間ピン説	.明		
22 9	ピン名称	16 58	ピン芸物
A0~A7	アドレス入力	WE	ライトイネーブル
1/01~1/04	RAMボートナーナ入出力	D1 /OE	データ転送/出力イネーブル
SI/01-SI/04	SAMボートチータ入出力	SOE	SAM#-+ (* TH
RAS	ロウナドレスストローブ	Vec	夏州
CAS	カラムアドレスストローブ	V 3 3	接地
ec	5 11 T 11 2 D 1 2		

13 A7


(HITACHI

- ●ライトマスクモードが可能です。
- Din Dout間の論理演算が可能です。
- ●SAM構成の変換が可能です。(1,024ワード×1ビット)

■ 製品ラインアップ

製品名	アクセス時間	パッケージ			
HM53462F-10	100ns	400mil			
HM53462P-12 HM53462P-15	120ns 150ns	24ピン ブラスチックDIP			
HM53462ZP-10 HM53462ZI'-12	100ns 120ns	24ピン プラスチックZIF			
HM53462ZP-15	150ns	. ,			

國ブロックダイアグラム



圖絶対最大定格

	頂	B		記号	定 格 値	単位
強	Ŧ.	Æ	压•*	VT	-1.0-+7.0	V
75	源 電 压"		Vcc	V		
ili	力質	移 布	ifi	lout	50	m A
11	75	IA.	失	Pt	1.0	W
#h	作	in	度	T.,,	0~+70	,c
12	- tı	j <u>H</u>	18.	Tes	-55~+125	,c

注) *1. Vョョに対して

■推奨助作条件 (Ta=0~+70℃)

	nī.	FI		£ 5	min.	typ.	max.	単位
₹.	iN.	昛	圧	Vcc	4.5	5.0	5.5	V
				VIH	2.4	-	6.5	V
入	カ	म्	圧	VIL	-1.0	_	0.8	V

注1 全州日下がに対しての内容値

(1) HITACHI

251

HM53462シリーズ― ■DC電気的特性 (Ta=0~+70℃, Vcc=5.0V±10%, Vss=0V)

		SAM	ボート	HM53462-10	HM53462-12	HM53462-15	州位
RAM#− F	記号	スタンパイ時	動作時	111133402 10	111133402 12		
動作電流	Icei	. 0	, ×	70	60	50	m A
RAS. CAS Cycling.	lcer	×	0	110	100	80	mΑ
スタンパイ電流	Iccz	0	×	7	7	7	mΛ
RAS, CAS = VIH	Iccs	×	0	40	40	30	mΛ
RASオンリ リフレッシュ電流	Iccs	0	×	60	50	40	m A
RAS Cycling. CAS = V _{IH} , t _{RC} = min.	lccs	×	0	100	90	70	mΛ
ページモード電流	lcc.	0	×	50	40	35	m A
\overline{CAS} Cycling, $\overline{RAS} = V_{IL}$, $t_{FC} = \min$.	Iccio	× .	0	90	80	65	mA
CASピフォ RAS リフレッシュ電流	lccs	0	×	60	50	40	mΛ
RAS = Cycling.	Icen	×	0	100	90	70	mΛ
データ転送電流	Icc.	0	×	75	65	55	mΛ
RAS, CAS Cycling.	lcc12	×	0	115	105	85	mΛ

項 目	記号	min.	mex.	単位
入力リーク電流	ILI	-10	10	μA
出力リーク電流	ILO	-10	10	μA
出力端子電圧(Jon=-2mA)	Voн	2.4		v
出力端子電圧(lot=4.2mA)	Vol		0.4	V

景容量

10 M						
項	B	記号	min.	typ.	max.	班 位
アドレス		Cri	_		5	pF
2012	2072		-	-	5	pF
1/0, 51/0		Crs	_	_	7	pF

■AC特性($Ta=0\sim+70$ °C, Vcc=5V±10%, Vss=0V)^{1),10),11)}

		HM53462-10		HM53462-12		HM53462-15		单位	往
項目	記号	min.	max.	min.	max.	min.	max.	-4 · UZ	· .
ランダムリード・ライトサイクル時間	Inc	190	-	220	_	260	_	ns	
リードモディファイライトサイクル時間	lawc	260	_	300	-	355		ns	
ページモードサイクル時間	lpc	70		85	_	105		ns	
RASからのアクセス時間	IRAC	-	100	_	120		150	ns	2. :
CASからのアクセス時間	ICAC	_	50	_	60	_	75	ns	3, 4
出力パッファターンオフ遅延(CASに対して)	lorri	0	25	0	30	0	40	ns	5
トランジション時間(上昇/下降)	lī	3	50	3	50	3	50	ns	6
RASブリチャージ時間	lar	80	-	90	-	100	-	ns	

л В	記号		462-10		462-12			単位	往
		min.	max.	min. 120	max.	min. 150	max. 10,000	DS.	
ASパルス幅	laas	100	10,000		10,000	75	10,000	ns	
ASパルス幅	ICAS	50	10,000	60	10,000	30	75	ns ns	7
AS、CAS遅延時間	Inco	25	50	25	00	75	13	ns	
ASホールド時間	IRSH	50		60		150			
ASホールド時間	lcsn	100	_	120	_	10		ns ns	
AS・RASブリチャージ時間	ICAP	10	-	0	+	0		ns	
nウアドレスセットアップ時間	IASR	0	_		-		-		
ウアドレスホールド時間	TRAH	15		15	-	20		ns	
カラムアドレスセットアップ時間	LASC	0		0		0		ns	
カラムアドレスホールド時間	IC AH	20		20	-	25		ns	8
ライトコマンドセットアップ時間	lwcs	0		0	-	0	_	ns	- 8
ライトコマンドホールド時間	Iw.CH	25		25	 -	30		ns	
ライトコマンドパルス幅	lwp	15		20	-	25		ns	
ライトコマンド・RASリード時間	lawi	35		40	1-	45	-	ns .	
ライトコマンド・CASリード時間	lcwl	35	-	40	 	45	-	ns	-
データ入力セットアップ時間	lus	0	-	0		0		ns	9
データ入力ホールド時間	1 DH	25	-	25		30		ns	8. 9
リードコマンドセットアップ時間	Incs	0	_	0		0		ns	-
リードコマンドホールド時間	I RCH	0		0		0	-	ns	
リードコマンドホールド時間(RASに対して)	IRRH	10	_	10		10		ns	-
リフレッシュ周期	IREF		4	-	4	_	4	ms	
RASパルス幅(リードモディファイライトサイクル)	trws	170	10000	200	10000	245	10000	ns	
CAS、WE選延	lewb	85		100	_	125		ns	8
CASセットアップ時間(CASピフォ RASリフレッシュ)	lesa	10	-	10		10	<u> </u>	ns	
CASホールド時間(CASピフォRASリフレッシュ)	tone	20		25		30		ns	
RASプリチャージ・CASホールト時間	IRPC	10	_	10		10	_	ns	
CASプリチャージ時間	lcr	10		15	-	20		ns	
5Eからのアクセス時間	loac		30		35		40	ns	
出力パッファターンオフ遅延(OEに対して)	lorra	0	25	0	30	0	40	ns	ļ
DE・テータ入力遅延時間	tono	25	_	30		40		ns	-
OEホールド時間(WEに対して)	loen	10	_	15	_	20	-	ns	L
データ入力・CAS選延時間	lozc	0	_	0		0		ns	L
データ入力・OE遅延時間	lozo	0	_	0		0	_	ns	
OE·RAS遲延時間	lord	35	_	40	_	45		ns	
シリアルクロックサイクル時間	Iscc	40	_	40		60	_	ns	L
SCからのアクセス時間	Isca		40	_	40	_	60	ns	10
SOEからのアクセス時間	ISEA	_	25	_	30	_	40	ns	10
SCパルス幅	1sc	10		10	<u>'</u> —	10	-	ns	
SCブリチャージ幅	Iscr	10	-	10	-	10	_	ns	
シリアルデータ出力ホールド時間(SCハイレベル時)	Ison	10	_	10	-	10	_	ns	
シリアル出力パッファターンオフ遅延(SOEに対して)	ISEZ	0	25	0	25	0	30	ns	
シリアルデータ入力セットアップ時間	Isis	0	1-	0	_	0	-	ns	
シリアルデータ入力ホールド時間	ISIN	15	T -	20	1-	25	_	ns	
DT・RASセットアップ時間	tors	0	1-	0	1-	0	-	ns	
DT・RASホールド時間(リードデータ転送サイクル)	LEDH	80	1-	90	_	110	1-	ns	1

HM53462シリースー

л В	起号	HM53	462-10	HM53	462-12	HM53	462-15	単位	iŧ
Д - В	86.7	min.	max.	min.	max.	min.	max.	71-102	
DT・RASホールド時間	loth	15	_	15	-	20	_	ns	
DT・CASホールド時間	lcon	20	_	30	-	45		ns	Ĺ
ラストSC・DT遅延時間	Ison	5	_	5	_	10	_	ns	
ファーストSC・DTホールド時間	lson	20	-	25	_	30	_	ns	
DT·RAS遲蜒時間	lora	10	_	10		10.	_	ns	
WE・RASセットアップ時間	lws	.0	-	0	_	0	-	ns	
WE・RASホールド時間	lwn	15	_	15	_	20		ns	
I/O・RASセットアップ時間	INS	0	_	0	_	0		ns	
1/O・RASホールド時間	lmn .	15	_	15	-	20	_	ns	
シリアル出力パッファターンオフ遅延(RASに対して)	Isaz	10	50	10	60	10	75	ns	_
SC・RASセットアップ時間	Isns	30	_	40	_	45		ns	
RAS·SC選延時間	Isab	25	-	30		35	_	ns	
シリアルデータ入力選延時間(RASに対して)	Isin	50	-	60		75		ns	
シリアルデータ入力・DT遅延時間	Iszo	0	_	0	_	0	-	ns	
SOE・RASセットアップ時間	les	0	_	0	'	0	_	ns	
SOE・RASホールド時間	len	15	_	15	_	20		ns	
シリアルライトイネーブルセットアップ時間	Isws	0	-	0	-	0	-	ns	
シリアルライトイネーブルホールド時間	lswn	35	-	35	-	55	_	ns	
シリアルライトディスエーブルセットアップ時間	Iswis	0	-	0	_	0		ns	
シリアルライトディスエーブルホールド時間	İswin	35	-	35	_	55	-	ns	
DT・Sout遅延時間(Low-Z状態に対して)	Incz	5	-	10	-	10	-	ns	

2) 1、ACM定は、fr=5mをします。

2、face3 free(max.)とします。faceがこの表の最大値より大きい場合、faceは、規定値を被えます。

3、ZTTL+10opEに再幅な具用問題で制定。


4、face3 face(max.)。

5、for(max.)は、出力が開発状態に達し、出力運圧レベルを参照できなくなった場合の時間で変更します。

6、Viv(min.)と Viv(max.)は、人力信号の制定タイミング参照レベルです。トランジッション時間は Vivo ら Vitへの立ち下がり時間、またはその逆の立ち上がり時間で


254

(HITACHI





●1) WEがハイレベルの場合。1/0ビント~4のデータはすべてノモリモルに得き込まれる WEがロウレベルの場合。RXSの立ち上がり時に1/0がハイレベルである場合を除いて

●リードモディファイライトサイクル



41) WEがハイレベルの場合、1/0ピン1~4のデータはすべてノモリセルに限る込まれる。 WEがログレベルの場合、TASの立ち下がり時に1/0がハイレベルである場合を除いて得る込み動作は行われない。






(HITACHI

255

-HM53462シリーズ


●ページモードリードサイクル



RAS . ō∓ σε **//**/

**) WEがいイレベルの場合。I/Oピン1~4のデータはすべてノモリセルに罪を込まれる。 WEがロウレベルの場合。RASの立ち下がり時にI/Oがハイレベルである場合を除いて罪を込み動作は 行われない。

Do not care



■解 説

ياريفال والماليونية

1. 論理演算モード

HM53462は、論理演算ユニットを内蔵し、グラフィッ クプロセス単純化を実現しました。論理は論理演算セッ トノリセットサイクルで決定され、このサイクルに引き 続いてのライトサイクルで演算が実行されます。 論理演 算モードでは、リードモディファイライトサイクルが内 部で行われ、メモリセルデータをDinとそれまでのメモ 2.2 ライトマスク機能 リセルデータ間の論理演算によって新しいデータに転換 します。

2. 論理演算セット/リセットサイクル

RAS降下時にCASおよびWEがロウレベルに移行して いると、論理演算セット/リセットサイクルが開始しま す(図1)。論理コードおよびマスクされるビットは、そ れぞれRASの立ち下かりエッジでのAxo--状態とI/Oピン 1~4状態で決定します。また、このサイクルにおいて CASピフォ RASリフレッシュ機能も実行されます。従来 のCASピフォRASリフレッシュを実行する場合は、RAS ロウレベル時にWEをハイレベルにする必要があります。

2.1 論理コード

表 1 に論理コードを示します。電源投入後、論理コー ドは"THROUGH"に初期化されます。論理コードが (Ax1, Ax2, Ax1, Ax0)ー(0,0,1,1) の場合、SAM構成は 内部のパラレルシリアル変換器を使って1,024ワード×1 ピットに変化します (図2)。SAM構成が変化した場合、 データ転送サイクルを行い、SAM セレクタを初期化す る必要があります。

HM53462は 2種類のマスクレジスタ (レジスタ1, レ シスタ 2) を内蔵しています。ライトサイクル時 RAS の立ち下がりエッジでWEがロウレベルに移行している と、レジスタ1がセットされ、このサイクルの間のみマ スクデータは有効となります。一方,レジスタ2は論理 演算セット/リセットサイクルにおける1/0ピンレベル により決定し、マスクデータは次回の論理演算セット/ リセットサイクルまで有効です。もし、レジスタ1が論 理演算モード時にセットされたならば、2つのマスクデ ータが存在可能となりますが、その場合はマスクデータ としてレジスタ1のデータが選択され、論理はこのサイ クルの間のみ"THROUGH"となります (図3)。




図1.論理演算セット/リセットサイクル

266 **(1)** HITACHI

HM53462シリーズ― 2)× I モード (SAM構成: 1,024× I)






図2. SAMデータのシフト方法

		Logic operation set/reset cycle	Write cycle	Write cycle	Write cycle	Write cycle
RAS						
AS		,r,	.н.	.н.	.11.	.н.
/E		.r.	.H.	.r.	.H.	.н.
/01			*0"Write	Masked	*1*Write	*0*Write
/02			Masked	"1" Write	Masked	Masked
/03			Masked	*0 Write	Masked	Masked
/04			*1"Write	Masked	*0*Write	*1*Write
Logic	gic		ANDI	THROUGH	ANDI	ANDI
		Mask reg.2 is set I/O2,3 :Masked Assume that the logic is set to "ANDI".		Mask reg.l is set, and valid only in this cycle. I/O1,4:Masked		-

表1. 論理コード (FC0~3は論理演算セットサイクルにおいてAxo~Ax3とする。)

FC3	FC2	FCI	FC0		LOGIC	
FC3	FC2	PCI	FCO	Symbol	Write Data	
0	0	0	0	0	Zero	
0	0	0	1	ANDI	Di · Mi	
0	0	1	0	AND2	Di · Mi	
0	0	1	1	X4→X1	_	→SAM構成は1,024ワード×1ビットに変換する
0	1	0	0	AND3	Di · Mi	
0	1	0	1	THROUGH	Di	→論理演算モードリセット
0	1	1	0	EOR	Di · Mi + Di · Mi	
0	1	1	1	ORI	Di + Mi	
1	0	0	0	NOR	Di · Mi	
1	0	0	1	ENOR	Di · Mi+ Di · Mi	
1	0	1	0	INVI	Di	
1	0	1	1	OR2	Di+Mi	
1	1	0	0	INV2	Mi	
1	1	0	1	OR3	Di+Mi	Di:外部Din .
1	1	1	0	NAND	Di+Mi	Mi: ノモリセルデータ
1	1	1	1	1	ONE	





(HITACHI

S1/04

267

minum rue.